Обязательно к просмотру для DV-инженеров | Архитектура VIP и IP PCIe Gen6: разбор | Отраслевая эт...

В этом видео мы объясняем архитектуру ELOBCHIP PCIe Gen6 VIP и IP, а также полный процесс верификации: RC VIP → DUT (RC / EP) → EP VIP Для разработки архитектуры мы изучили общедоступные эталонные образцы контроллеров PCIe, VIP и подсистем от таких компаний, как: Cadence VIP Synopsys IP Avery VIP Rambus IP Мы использовали эти эталонные образцы, чтобы понять, как устроены стандартные архитектуры контроллеров PCIe и верификации, а затем создали собственную архитектуру обучения и верификации на основе всей подсистемы PCIe Gen6. Рассматриваемые темы: Архитектура VIP-модулей PCIe Gen6 Архитектура IP-блоков PCIe Gen6 VIP-модуль корневого комплекса VIP-модуль конечной точки DUT как RC/EP Архитектура контроллера PCIe Транзакционный уровень Канальный уровень Физический уровень Поток RC VIP → DUT → EP VIP Верификация подсистемы PCIe Gen6 Архитектура верификации UVM Последовательности Мониторы Таблица результатов Утверждения Функциональное покрытие Внедрение ошибок Концепции интеграции контроллера и VIP-модулей PCIe Цель этой сессии — помочь инженерам по проектированию и верификации понять, как можно спроектировать полную среду верификации PCIe Gen6 на уровне подсистемы. Интересует проектирование и верификация полной подсистемы PCIe Gen6? Заполните форму ниже: https://docs.google.com/forms/d/e/1FA... Контакты ELOBCHIP Электронная почта: contact@elobchip.com Телефон: +91 8310757916 | +91 6361503985 Посетите: https://elobchip.graphy.com/