AXI DMA и отладка с помощью ILA, часть 1: проектирование в Vivado.

Реализация прямого доступа к памяти AXI (DMA) в проекте FPGA с использованием Vivado. Видео начинается с подробного объяснения архитектуры AXI DMA и его роли в эффективной передаче данных между памятью DDR и программируемой логикой (PL), разгружая ядро ​​ARM от ресурсоемких задач по перемещению данных. Зрители узнают, как: Настроить базовый проект Vivado с IP-ядром Zynq UltraScale+ Настроить и реализовать AXI DMA с правильным подключением портов Создать схему обратной связи для тестирования Настроить интегральный логический анализатор (ILA) для отладки Настроить обработку прерываний Проверить отображение адресов и сгенерировать битовый поток Ключевые темы: 00:00 Введение в DMA и DDR 06:36 DMA в проекте Vivado с обратной связью 12:15 Добавление ILA для отладки портов DMA