Почему некоторые CMOS-вентили сложнее проектировать | Логические усилия и задержки: объяснение

Некоторые логические элементы КМОП-технологии выглядят простыми на бумаге, но на практике становятся гораздо сложнее, когда вы пытаетесь рассчитать их размеры, согласовать силу подтягивания и отталкивания, а также спрогнозировать задержку. В этом видео мы разбираем сложные задачи, связанные с логическими элементами КМОП-технологии и логическими усилиями, так, как они встречаются на серьезных курсах по проектированию СБИС и на собеседованиях. Мы начнем со сложной КМОП-цепи подтягивания и покажем, как: • вывести булеву функцию • построить цепь подтягивания вниз, используя принцип двойственности • подобрать размеры транзисторов в соответствии с эталонным инвертором • оценить задержку, используя рассуждения в стиле Элмора Далее мы перейдем к более сложным вопросам синхронизации и подбора размеров: • асимметричная мощность управления PMOS и NMOS • рассогласование задержки нарастания и спада • извлечение емкости затвора, проводников и паразитных емкостей из данных о задержке • логическое усилие, паразитная задержка, усилие ветвления и усилие пути • подбор размеров многоступенчатых путей NAND/NOR для минимизации задержки • улучшение задержки путем добавления инверторов • компромисс между площадью и задержкой в ​​реальных КМОП-путях Рассмотренные темы: • Анализ сложных КМОП-логических элементов • Двойственность подтягивания/отключения • Эффективное согласование сопротивлений • Влияние внутренней диффузии и емкости узлов • Рассуждения Элмора о задержке • Логическое усилие и подбор размеров пути • Усилие ветвления и паразитные задержка • Компромисс между площадью и задержкой в ​​СБИС Это видео идеально подходит для: • студентов старших курсов и аспирантов, изучающих СБИС • учащихся, готовящихся к собеседованиям и экзаменам по СБИС • инженеров, пересматривающих основы временных характеристик и размеров КМОП-схем Цель состоит не просто в решении проблем, а в формировании структурной интуиции, которая поможет вам проектировать и отлаживать реальные логические схемы КМОП.