RS-триггер | SR-защёлка — основы и реализация на ПЛИС Verilog в Vivado и Xilinx

#fpga #xilinx #vivado #amd #embeddedsystems #controlengineering #controltheory #verilog #hardware #hardwareprogramming #automation #digitallogic #digitallogicdesign #hardwaredescriptivelanguage #hdl Создание этих бесплатных видеоуроков требует значительного количества времени и сил. Вы можете поддержать меня следующим образом: Купите мне кофе: https://www.buymeacoffee.com/Aleksand... PayPal: https://www.paypal.me/AleksandarHaber Patreon: https://www.patreon.com/user?u=320801... Вы также можете нажать кнопку «Спасибо» на YouTube Dollar. В этом уроке мы объясним основы работы RS-триггеров, также известных как SR-триггеры. Кроме того, мы объясним, как реализовать RS-триггеры на языке программирования Verilog и ПЛИС. Для реализации триггеров мы используем среду разработки Vivado. Мы объясним два подхода к реализации триггеров. В первой части руководства мы объясним принцип работы RS-триггеров и выведем таблицу истинности, характеристическую таблицу и характеристическое уравнение для RS-триггеров. Во второй части руководства мы объясним, как реализовать триггер на Verilog.