VHDL - Signaux, variables, constantes

Etude des données traitées en VHDL : Signaux Variables Constantes Différences entre les signaux et les variables. Exemples concrets pour mieux différencier les signaux des variables.