Туториал по RISC-V: создание процессора RISC-V с нуля

#riscv #isa Учебное пособие по RISC-V: В этом видео рассматриваются большинство инструкций RISC-V RV32I (ECALL, EBREAK и CSR пропущены) на примере проектирования процессора RISC-V с нуля. Это хороший старт для тех, кто только начинает понимать архитектуру RISC-V, и лучший способ, который я нашел для этого, — это понять, как это преобразуется в аппаратное обеспечение. Некоторые диаграммы (те, которые показывают расширение битов) взяты отсюда: https://github.com/johnwinans/rvalp/r... Это замечательный ресурс. В конце этого документа вы также можете увидеть карточки инструкций RISC-V, суммирующие все инструкции на одной странице. Рассмотренные темы: (00:00) Строительные блоки (06:30) Языки высокого уровня в ассемблере (11:00) Введение в набор инструкций RISC-V (12:31) Инструкции Reg-Reg ALU (18:50) Инструкции загрузки (22:42) Инструкции ALU-Imm (24:24) Инструкции сохранения (26:05) Инструкции ветвления (29:00) Инструкции перехода/JAL и JALR (33:18) Инструкция LUI (36:16) Инструкция AUIPC (37:58) Управляющая логика