DD7A Введение в языки описания аппаратуры (Verilog и VHDL)

Введение в язык описания аппаратуры (HDL), а также два наиболее распространенных языка, используемых для HDL (Verilog и VHDL). В конце этого видео используется среда разработки Active-HDL от Aldec для ввода кода проекта Verilog для моделирования. Вы можете получить профессиональную версию или бесплатную студенческую версию Active-HDL на сайте www.aldec.com. Следующее видео из этой серии "DD7B Active-HDL Verilog" демонстрирует проект Verilog от определения задачи до моделирования. Вы можете посмотреть видео по ссылке    • DD7B  Active HDL Verilog Tutorial  .