Как сгенерировать тактовую частоту 200 МГц на FPGA | Урок по Vivado MMCM и PLL

Как FPGA может генерировать тактовую частоту 200 МГц из генератора с частотой 100 МГц? В этом руководстве мы рассмотрим специализированное оборудование управления тактовой частотой внутри FPGA Xilinx Artix-7. Вы узнаете, что на самом деле делают MMCM и PLL, как их петли обратной связи генерируют новые тактовые частоты и почему обычная логика Verilog не может создать действительно более высокую тактовую частоту. Затем мы используем мастер настройки тактовой частоты Vivado для конфигурации MMCM на плате Digilent Basys 3 FPGA. Генератор с частотой 100 МГц используется для генерации двух управляемых тактовых частот: • 100 МГц • 200 МГц Чтобы продемонстрировать разницу, обе тактовые частоты управляют идентичными модулями светодиодного сканера Knight Rider. Светодиоды с 15 по 8 работают от тактовой частоты 100 МГц, а светодиоды с 7 по 0 — от тактовой частоты 200 МГц. Поскольку оба сканера используют одну и ту же логику Verilog и ограничение счетчика, сканер с частотой 200 МГц работает ровно в два раза быстрее. Рассматриваемые темы: • Как тактовые сигналы FPGA управляют синхронной логикой • Деление тактового сигнала против умножения тактового сигнала • Что означает MMCM • Как работает петля обратной связи MMCM и VCO • Соотношение умножителей и делителей MMCM • Что делает фазовая автоподстройка частоты (ФАПЧ) • MMCM против ФАПЧ • Мастер настройки тактовых сигналов Vivado • Сигналы блокировки и сброса • Создание экземпляра сгенерированного модуля тактовых сигналов в Verilog • Проверка двух тактовых доменов с помощью светодиодов Basys 3 В этом проекте используются: • Digilent Basys 3 • FPGA Xilinx Artix-7 • Vivado • Verilog HDL • Мастер настройки тактовых сигналов Vivado • Генерация тактовых сигналов MMCM Это видео предназначено для объяснения как практического рабочего процесса Vivado, так и инженерных принципов генерации тактовых сигналов FPGA. Файлы проекта на GitHub: https://github.com/FPGADude/Digital-D... #FPGA #Verilog #Vivado