Логика проходного транзистора

Лекция 23 по BVLSI охватывает следующие темы: 1. Почему NMOS проходит сильную логическую 0 и слабую логическую 1 (с помощью LT-моделирования SPICE) 2. Почему PMOS проходит сильную логическую 1 и слабую логическую 0 (с помощью LT-моделирования SPICE) 3. PMOS как подтягивающий к верхнему уровню, а NMOS как подтягивающий к нижнему уровню как варианты для КМОП-инвертора 4. Концепция проходного транзистора 5. Проверка функциональности (по концепции и с помощью моделирования LTspice) двухвходового вентиля И с использованием логики проходного NMOS-транзистора 6. Реализация на транзисторном уровне вентилей И-НЕ и ИЛИ-НЕ с использованием логики проходного NMOS-транзистора (задано в качестве домашнего задания) 7. Реализация на транзисторном уровне вентиля Исключающее ИЛИ с использованием логики проходного NMOS-транзистора (задано в качестве домашнего задания) 8. Реализация на транзисторном уровне вентиля Исключающее ИЛИ с использованием логики проходного NMOS-транзистора (задано в качестве домашнего задания) 9. Реализация на транзисторном уровне булевого выражения с использованием Логика проходного транзистора NMOS ПРИМЕЧАНИЕ: Приносим извинения за неудобства, связанные с несколькими ошибками выходного заголовка для таблиц истинности напряжения для вентилей NAND и XOR.