Разработка, верификация и валидация SoC на базе RISC-V за один час.

Доклад на DVCon U.S. 2021 RISC-V открывает новые перспективы в разработке SoC. Создание полностью валидированного проекта — это трудоемкий процесс, требующий совместной работы нескольких команд. Часто используется каскадная модель, где спецификация преобразуется на различных этапах разработки. Иногда такие аспекты, как верификация и валидация, рассматриваются в последнюю очередь. Для ускорения процесса и повышения качества результатов необходимо учитывать все аспекты на начальном этапе. Авторы: Анупам Бакши, Agnisys, Inc. Абхишек Бора, Agnisys, Inc. https://dvcon.org https://dvcon-proceedings.org