0x25 FPGA - Warum Signale Einsynchronisieren? (Setup- und Holdzeit, Metastabilität)

Asynchrone Eingangssignale werden in einem FPGA üblicherweise über zwei Flipflops einsynchronisiert. Warum dies nötig ist und welche Rolle dabei die Setup- und die Holdzeit spielt erklären wir euch in diesem Video.